<h2>0.5 mm Pitchli Modülde %18 Montaj Hatası: Yarım Deliklerin Gizli Tehlikesi</h2>
<p>Geçen yıl, bir IoT müşterimiz için ürettiğimiz BLE modülün ilk partisinde, montaj sonrası testlerde %18'lik bir şaşırtıcı başarısızlık oranıyla karşılaştık. Sorun, modülün ana PCB'ye lehimlendiği castellated holes (yarım delikler) bölgesindeydi. Kök neden analizi (RCA), yönlendirme (routing) işleminde kullanılan freze ucunun, delik merkezine göre 40 µm sapması olduğunu gösterdi. Bu sapma, bakır halkanın (annular ring) bir tarafında kopmaya ve diğer tarafında ise lehim köprüsü riskine neden oldu.</p>
<p>Castellated holes, özellikle modüllerin ana kart üzerine monte edilmesi, kartların birbirine yığılması (stack-up) ve zemin bağlantıları için kritik bir arayüzdür. Ancak, standart THT deliklerinden farklı olarak, üretim süreci delikleme, kaplama ve ardından hassas bir kesim işlemini gerektirir. IPC-6012E standardı, Class 3 ürünlerde bu yarım deliklerin bakır kopması (nicking) veya kırılmasına izin vermez. Bu makalede, mühendislerin sıkça gözden kaçırdığı tasarım toleranslarını, üretim kısıtlamalarını ve castellated hole uygulamalarında hatasız üretim için gereken stratejileri derinlemesine inceleyeceğiz.</p>
<h2>Castellated Holes Üretim Süreci: Delikten Kesime</h2>
<p>Yarım deliklerin üretimi, standart bir PCB üretim hattından farklı, ekstra hassasiyet gerektiren bir süreçtir. Süreç, delikleme ile başlar ancak kritik aşama, deliklerin yarıya bölünmesi gereken "routing" veya "depaneling" aşamasıdır. Burada amaç, deliğin merkezinden tam olarak geçmek, bakır duvarı (barrel) zarar vermeden kesmek ve düzgün bir yarım daire şekli oluşturmaktır.</p>
<p>Üretim adımları şu şekildedir:</p>
<h2>Castellated Holes vs. Standart SMT Pad vs. Pin Header: Hangi Bağlantı Yöntemini Seçmelisiniz?</h2>
<p>Modül bağlantılarında seçilen yöntem, maliyet, mekanik dayanıklılık ve yüksek frekans performansını doğrudan etkiler. Aşağıdaki tablo, castellated holes'ü diğer yaygın bağlantı yöntemleriyle karşılaştırmaktadır.</p>
<table>
<thead>
<tr><th>Parametre</th><th>Castellated Holes</th><th>Standart SMT Pad</th><th>Pin Header (Through-Hole)</th></tr>
</thead>
<tbody>
<tr><td>Mekanik Dayanıklılık</td><td>Yüksek (Z-ekseni ve XY)</td><td>Düşük-Orta (Sadece XY)</td><td>Çok Yüksek</td></tr>
<tr><td>Montaj Yüksekliği</td><td>Düşük (PCB kalınlığı)</td><td>Çok Düşük</td><td>Yüksek (Konnektör boyu)</td></tr>
<tr><td>RF Performansı</td><td>İyi (Kısa yol)</td><td>İyi</td><td>Orta (Uzun pinler parazit yaratır)</td></tr>
<tr><td>Maliyet</td><td>%20-30 daha pahalı</td><td>Standart</td><td>Orta (Parça maliyeti eklenir)</td></tr>
<tr><td>On-Field Repair</td><td>Zor (Isı ile)</td><td>Kolay</td><td>Çok Kolay (Değiştirilebilir)</td></tr>
<tr><td>Minimum Pitch</td><td>0.4 mm</td><td>0.3 mm</td><td>1.27 mm (Standart)</td></tr>
</tbody>
</table>
<p>Bu tabloya göre, eğer modülünüzün düşük profilli (low-profile) olması ve mekanik olarak sağlam bir şekilde ana karta tutunması gerekiyorsa, castellated holes en iyi seçenektir. Ancak, maliyet hassasiyetiniz yüksekse ve modül sık sık değiştirilmeyecekse, standart SMT pad'ler daha ekonomik bir çözümdür. Pin header'lar ise prototipleme ve servis edilebilirliğin önemli olduğu durumlarda tercih edilir ancak yüksek frekanslı sinyallerde parazit kaynağı olabilirler.</p>
<h2>Tasarım Parametreleri ve Tolerans Yönetimi</h2>
<p>Castellated holes tasarımında en sık yapılan hata, standart THT delik kurallarını uygulamaktır. Yarım deliklerde, "finished hole size" (bitmiş delik çapı) ve "drill size" (matkap çapı) arasındaki ilişki, ayrıca yönlendirme sonrası kalan bakır kalınlığı (annular ring) kritiktir.</p>
<p>Aşağıdaki tablo, farklı pitch aralıkları için önerilen tasarım parametrelerini göstermektedir. Bu değerler, IPC-6012 Class 2 standartlarına dayanmaktadır.</p>
<table>
<thead>
<tr><th>Parametre</th><th>0.5 mm Pitch</th><th>0.8 mm Pitch</th><th>1.27 mm Pitch (50 mil)</th></tr>
</thead>
<tbody>
<tr><td>Önerilen Delik Çapı (Finished)</td><td>0.3 mm</td><td>0.4 mm</td><td>0.6 mm</td></tr>
<tr><td>Minimum Annular Ring</td><td>0.1 mm</td><td>0.15 mm</td><td>0.2 mm</td></tr>
<tr><td>Minimum Delik Aralığı (Center-to-Center)</td><td>0.5 mm</td><td>0.8 mm</td><td>1.27 mm</td></tr>
<tr><td>Öneriken PCB Kalınlığı</td><td>0.8 - 1.0 mm</td><td>1.0 - 1.6 mm</td><td>1.6 mm</td></tr>
<tr><td>Yönlendirme Toleransi</td><td>±0.05 mm</td><td>±0.075 mm</td><td>±0.1 mm</td></tr>
<tr><td>Solder Mask Açıklığı</td><td>Delik + 0.1 mm</td><td>Delik + 0.1 mm</td><td>Delik + 0.15 mm</td></tr>
</tbody>
</table>
<p><strong>Pratik Uygulama Notu:</strong> 0.5 mm pitch gibi yoğun uygulamalarda, yönlendirme toleransı çok dar olduğu için, PCB üreticisi ile "scoring" (V-cut) yerine "tab-routing" kullanılması konusunda mutlaka görüşülmelidir. V-cut, yarım deliklere çok yakın yapıldığında mekanik stres ve çatlak riski taşır.</p>
<h2>Sık Yapılan Tasarım Hataları ve Sonuçları</h2>
<p>Mühendislerin castellated holes tasarımlarında yaptığı 3 temel hata ve bunların üretim/saha sonuçları şunlardır:</p>
* *Hata:* Tasarımcı, bitmiş delik çapını (finished hole size) matkap çapı (drill size) ile aynı girer veya plating kalınlığını hesaba katmaz.
* *Sonuç:* Plating sonrası delik iç çapı küçülür. Yönlendirme işlemi sırasında freze, deliğin tam ortasından gidemez ve bir tarafta bakır halkayı koparır (nicking). Bu, lehimlenebilir alanı azaltır ve mekanik bağlantıyı zayıflatır.
* *Düzeltme:* Matkap çapı = Bitmiş delik çapı + (2 x Plating Kalınlığı) + 0.1 mm (tolerans). Örneğin, 0.3 mm bitiş delik için 0.5 mm matkap gerekebilir.
* *Hata:* Solder mask açıklığı (solder mask expansion) yetersiz tanımlanır veya "solder mask defined" (SMD) pad kullanılır.
* *Sonuç:* LPI (Sıvı Fotoresist) lehim maskesi, yüzey gerilimi nedeniyle yarım deliğin içine doğru akabilir veya deliğin ağzını kaplayabilir. Bu durum, lehimin deliğin içine akmasını engeller ve "dry joint" (kuru lehim) oluşumuna neden olur.
* *Düzeltme:* Her zaman "Non-Solder Mask Defined" (NSMD) pad kullanın ve lehim maskesi açıklığını delik çapından en az 0.1 mm (4 mil) daha büyük tutun.
* *Hata:* Yönlendirme sonrası kalan bakır çıkıntıları (swallow tails) için tasarım kısıtlaması konulmaz.
* *Sonuç:* Yönlendirme işlemi sırasında freze ucunun aşınması veya titremesi, delin altında düzensiz bakır çıkıntıları oluşturur. Bu çıkıntılar, modül ana karta oturtulduğunda tam oturmasını engeller ve modülü yukarı kaldırarak lehim bağlantısını koparabilir.
* *Düzeltme:* IPC-6012'ye göre, swallow tail maksimum 0.1 mm olmalıdır. Tasarım notlarında bu spesifikasyon belirtilmelidir.
<h2>Üretim Öncesi Kontrol Listesi</h2>
<p>Castellated holes içeren bir PCB siparişi vermeden önce aşağıdaki kontrol listesini uygulayarak üretim risklerini minimize edebilirsiniz:</p>
<h2>Sonuç</h2>
<p>Castellated holes, modern modüler PCB tasarımının vazgeçilmez bir parçasıdır ancak standart tasarım kurallarının dışında dikkat gerektirir. Delikleme ve yönlendirme toleranslarının doğru yönetilmesi, lehim maskesi tanımının dikkatli seçilmesi ve doğru yüzey kaplamasının (ENIG) tercih edilmesi, yüksek verimlilik ve güvenilir bir ürün sağlar. Tasarım aşamasında üretici ile erken iletişim kurarak, bu spesifik gereksinimleri netleştirmek, pahalı üretim hatalarını önlemenin en etkili yoludur.</p>
<h2>References</h2>
<blockquote>
<p>📖 Esnek Güç Kablosu Türleri Rehberi: SJOOW, SOOW, SJT ve SJTW Karşılaştırması</p>
</blockquote>
<blockquote>
<p>📖 Esnek Güç Kablosu Türleri Rehberi: SJOOW, SOOW, SJT ve SJTW Karşılaştırması</p>
</blockquote>
<blockquote>
<p>📖 Türkiye\</p>
</blockquote>
<h2>FAQ</h2>
<h3>Q: Castellated holes için minimum pitch (ara) mesafesi nedir?</h3>
Gelişmiş üretim süreçlerinde minimum pitch 0.4 mm'dir. Ancak, 0.5 mm ve üzeri pitch'ler (örneğin 1.27 mm), IPC-6012 standartlarına göre daha güvenilir ve yüksek verimlilikle üretilebilir. 0.4 mm'nin altındaki tasarımlarda yönlendirme toleransları çok daraldığı için üretim maliyeti ve hata oranı artar.
<h3>Q: Castellated holes için hangi yüzey kaplaması (surface finish) en iyisidir?</h3>
ENIG (Electroless Nickel Immersion Gold) castellated holes için standart ve en iyi seçenektir. ENIG, düz bir yüzey sağlar ve oksidasyonu önler. HASL (Hot Air Solder Leveling), yarım deliklerde düzensiz bir lehim yığını oluşturarak modülün ana karta tam oturmasını engelleyebilir ve montaj sorunlarına yol açabilir.
<h3>Q: Yarım deliklerde "swallow tail" nedir ve kabul edilebilir sınırı nedir?</h3>
Swallow tail (kırlangıç kuyruğu), yönlendirme işlemi sonrası yarım deliğin alt kısmında kalan düzensiz bakır çıkıntılarıdır. IPC-6012 Class 2 standardına göre, bu çıkıntının maksimum uzunluğu 0.1 mm (4 mil) olmalıdır. Bu değerden büyük çıkıntılar, montaj sorunlarına ve kısa devrelere neden olabilir.
<h3>Q: Castellated hole tasarımında minimum annular ring (bakır halka) kalınlığı ne olmalıdır?</h3>
IPC-6012 Class 2 standartlarına göre, minimum annular ring 0.05 mm (2 mil) olarak kabul edilir ancak bu teorik bir alt sınırdır. Pratikte güvenilir bir üretim için 0.1 mm (4 mil) ve üzeri annular ring kalınlığı hedeflenmelidir. Class 3 (askeri/uzay) uygulamalarında bu değer 0.15 mm ve üzerine çıkmalıdır.
<h3>Q: Castellated holes içeren bir PCB'nin maliyeti standart bir PCB'ye göre ne kadar fazladır?</h3>
Castellated holes, ekstra yönlendirme işlemleri ve daha sıkı tolerans kontrolü gerektirdiği için standart bir PCB'ye göre %20 ila %30 daha maliyetli olabilir. Maliyet artışı, yoğunluk (pitch) ve panel üzerindeki delik sayısına bağlı olarak değişkenlik gösterir.
<h3>Q: Solder paste stencil açıklığı (aperture), castellated hole delik çapından nasıl olmalıdır?</h3>
Lehim köprüsü (bridging) riskini önlemek için stencil açıklığı, delik çapından yaklaşık %10-15 daha küçük olmalıdır. Örneğin, 0.6 mm'lik bir yarım delik için stencil açıklığı 0.5 mm - 0.54 mm aralığında seçilmelidir. Bu, lehim pastasının delik içine çok fazla akmasını engeller ve yüzeyde yeterli lehim birikimini sağlar.
<p><strong>Uzman danismanligi mi gerekiyor?</strong></p>
<a href="/contact">Ucretsiz Teklif Isteyin</a>